DC 합성 (1) 의 간단한 요약
* * * * * * * * * * * * * * * 설정 _ DONT _ 터치 및 설정 _ DONT _ 터치 _ 네트워크 * * * * * * * * * *
-응?
합성 과정에서 DC 도구가 최적화를 원하지 않는 모듈 (예: CLK) 을 자동으로 최적화하지 않도록 일반적으로 set_ideal_network 및 set _ don _ touch 를 설정합니다. 나는 전자가 timing_report 의 지연을 무시하고 DC 가 버퍼에 삽입되지 않도록 방지한다는 것을 이해한다.
그럼 dont_touch 의 속성이 논리를 통과할 수 있을까요?
Set_dont_touch 와 set_dont_touch_network 의 차이점은 무엇입니까? 일반적으로 set_dont_touch_network 가 알 수 없는 문제를 일으킬 수 있다고 생각하는 이유는 무엇입니까? 사용하지 않는 것이 좋습니다.
Ideal_net 의 이 속성에 대해 지연은 직접 무시하고 DRC 는 무시한다는 의미입니까? Clk 가 ideal_net 으로 설정되어 있다면 dont_touch 를 설정할 필요가 없습니까?
내가 말한 것은 좀 혼란스럽다. 기술 지원 주세요. 정말 감사합니다! !
=
Set _ don _ touch 는 논리를 통과하지 않고 단위, 네트워크, 참조 및 설계에 사용할 수 있습니다. 너는 DC 가 그것을 만지길 원하지 않는 어느 곳에서나 그것을 사용할 수 있다.
Set _ don _ touch _ network 는 논리를 통해 시계, 핀 또는 포트 (위 범위보다 작음) 에 사용할 수 있습니다. 디자인에 익숙하지 않을 때, 이 속성은 원하지 않는 곳으로 퍼질 수 있습니다.
이상적 _ 그물, 이름에서 알 수 있듯이, 이 그물을 완전히 이상화하는 것, 즉 무한한 구동력, 지연이 없다. 때로는 위의 명령과 함께 사용됩니다. 그것들이 무슨 뜻인지 알 때, 그것들을 어떻게 사용하는지는 당신의 목적과 당신이 얻은 결과에 달려 있다.
-응?
Ideal_net 속성의 경우 설정 시 no_propagate 속성이 있습니다. 그물에 이것을 설치하여 그것의 교차 논리를 막을 필요가 있습니까? 그래서 만약 내가 핀, no_propagate 없이 설정, 논리를 교차할 수 있습니까?
Clock 을 만들 때 자동으로 ideal_net 으로 설정되는 것을 보았지만, 여전히 지연을 계산합니다. 시계 경로에 논리적 인 이유가 있기 때문입니까?
=
집합 _ 이상 _ 네트워크 = 집합 _ 이상 _ 네트워크-전파되지 않음
시계망을 데이터로 사용하면 인터넷에 걸려 있는 clk 핀의 부하가 이상적이지 않기 때문에 지연이 발생할 수 있습니다.
-응?
나는 일반적으로 clk 를 만들 때 기본적으로 이상적인 네트워크가 된다는 것을 이해하지만, clk 가 데이터 경로에 연결될 때 D 측은 내 clk 의 부하를 고려하지만, clk 의 이상적인 네트워크의 특성에는 영향을 주지 않습니다.
내 clk 가 문 제어를 위해 문이 필요하고, 문 뒤의 시계에도 큰 팬이 있다면, 지연을 무시하기 위해 문 뒤의 clk 에 대한 이상적인 네트워크를 재정의해야 합니까? (존 F. 케네디, Northern Exposure (미국 TV 드라마), 스포츠명언) 이상망은 논리를 넘을 수 없기 때문이다.
=
CG 가 좋은 표준 단위를 통합하면 ideal 의 속성을 자동으로 상속합니다.
* * * * * * * * * * * * * * * 설정 _ DONT _ 터치 및 설정 _ DONT _ 터치 _ 네트워크 * * * * * * * * * *
-응?
-응?
스케줄 지정 기기의 입력 포트와 데이터 포트 간.
소요 시간 = T2+t latency-t 결정 _ setup-t 설정.
도착 시간 = t 1+t 지연 +t 입력 _ 지연 +t 논리 2.
타이밍 장치의 출력 핀에서 출력 포트로
위 그림에서:
소요 시간 = T2+t latency-toutput _ delay-tun 긍정 _ setup.
도착 시간 = t1+tlatency+tcell+tlogic5.
타이밍 장치부터 타이밍 장치까지
오솔길에서요? 세포? 지연은 무엇입니까? 입력 _ 변환? 그리고는요. Output_load (fanout 포함? 핀? 열어? 부하) 의 결정은 계기 판독값을 검사하여 얻을 수 있다.
그리고는요. 그물? 지연은 무엇입니까? 그물? 열어? R,? C? 결정했습니다. 배선하기 전에 실제 배치를 모르십니까? R,? C? 얼마예요? Dc? 상호 연결 모델 (set_wire_load_model) 에 따라? R,? C. 그런 다음 얻은 정보에 따라. R,? C? 계산? 그물? Delay on: Net_delay=R*C*OC 계수는 어디에 있습니까? OC? 운영 환경 설정 (set_opearting_conditions) 에 따라 설정하시겠습니까? Rc 트리 모델.
일반 공정 라이브러리에는 최악, 전형적, 최상의 세 가지 운영 환경이 있습니다. 각각 최악, 전형적, 최악입니다.
T=4, 주기 4, Tdata 2, 두 clk 가 동시에 도착, slack=4-2=2,
설정 체크는 latch 와 lauch 가 클럭 주기를 분리하는 반면 hold 체크는 같은 클럭을 따라 있다는 것을 의미합니다.
Input_transition 입력 신호의 변환 시간은 다음 두 가지 제약 조건을 사용할 수 있습니다.
1 변환 시간을 직접 설정합니다.
입력 변환 설정 0. 1[ 포트 a 가져오기]
2 입력 구동 능력을 설정함으로써 구동 능력이 클수록 변환 시간이 짧아지고 구동 능력이 작을수록 변환 시간이 길어집니다.
Set_drive 또는 set_driving_cell 입니다.
압력 스윙 속도와 변환 시간의 관계
먼저, slew 와 transition 은 사실 독립된 단어가 아니라는 것을 설명하고 싶습니다. 많은 교과서에서, 일반적으로 두 개의 어구, 즉 압력률과 전환 시간이 나타난다.
압력 스윙 속도, 신호 변화의 속도.
전환 시간, 신호 변화의 기간.
정적 타이밍 분석 (STA) 에서 상승 또는 하강 웨이브 형상은 일반적으로 압력 스윙 비율로 표시됩니다. 변환 시간은 두 레벨 사이의 신호 변환 시간을 기록하는 데 사용됩니다.
전환 시간은 실제로 압력율의 역수이라는 점에 유의해야 한다. 변환 시간이 길수록 압력 스윙 속도가 낮고 그 반대의 경우도 마찬가지입니다.
위 그림은 일부 CMOS 장치의 출력 파형을 보여 줍니다. 이상적으로, 우리는 완벽한 구형파를 기대하고 있지만, 이것은 분명히 현실적이지 않다. 실제로 커패시턴스의 충전 방전으로 인해 디지털 신호의 파형에는 종종 상승 및 하강 전압 버퍼 간격이 있습니다.
이러한 파형에 에너지를 공급하기 위해 선형 상승 또는 하강 신호를 사용하여 실제 신호 파형을 시뮬레이션합니다. 실제 신호 파형에서는 상승하든 하강하든 일정 기간 동안 선형 영역이 있다는 점에 유의해야 합니다.
이 선형 영역의 시작점과 끝점은 일부 추정 모델에 따라 다를 수 있습니다. STA 에서는 20%/80%, 10%/90% 와 같은 느슨한 제약 모드를 사용하는 경우가 있습니다.
물론, 우리는 또한 30%/70% 와 같은 더 급진적인 모델을 채택할 수 있다.
선형 시계열 모델에서는 시계열 단위를 통과하는 신호가 두 개의 새로운 신호 파형을 생성할 수 있습니다.
출력 신호의 압력 스윙 속도가 입력 신호의 압력 스윙 속도보다 빠를 때, 즉, 전이 시간이 단축되어 이 장치가 이 신호에 향상된 구동 역할을 한다는 것을 알 수 있다.
반대로, 출력 신호의 압력 스윙 속도가 입력 신호의 압력 스윙 속도보다 느리면 전이 시간이 길어져 이 장치가 이 신호 구동을 약화시키는 역할을 한다는 것을 알 수 있다. 가능한 원인은 이 기계의 출력이 더 큰 부하를 유도하기 때문이다.
따라서, 우리가 신호평의 변화를 묘사할 때, 압력율로 속도를 나타내고, 점프시간으로 기간을 묘사하는 것을 기억해야 한다.
Cell 의 지연의 경우 input_transition 및 out_load 에 해당하는 조회 테이블을 기준으로 DC 를 계산합니다.
네트워크 지연의 경우 fanout_length 및 wire_load_model 의 저항, 커패시턴스, 영역 조회 테이블을 기준으로 DC 를 계산합니다.
부하에는 실제로 두 가지 개념이 있습니다. 하나는 저항 부하입니다. 충분한 구동력을 제공할 때 올바르게 출력하십시오. 그렇지 않으면 전압이 잘못될 수 있습니다. 다른 하나는 용량 성 부하로, 일반적으로 시스템에서 시스템이 작동할 수 있는 속도와 관련이 있습니다.
추진력이 큰 출력은 더 큰 하중을 전달할 수 있습니다. 이런 의미에서, 운전 = 적재량은 이해할 수 있다고 생각한다. 하지만 사실 두 개념은 여전히 약간의 차이가 있고, 중점은 다르다. 당신은 또한 "회로의 부하 용량은 다음 레벨 부하 (즉, 용량) 의 합계" 를 인용했는데, 이것은 완전히 다른 두 차원인데, 어떻게 같을 수 있습니까? 시스템 설계에서 10MHz 주파수로 작동해야 하고 10mA 의 구동력이 필요하다고 가정하면, 같은 용량 부하에서는 20MHz 의 주파수로 작동하기 위해 20mA 의 구동력이 필요합니다.
원본 링크: blogs.com/lantingyu/p/10782978.html